0% Complete
صفحه اصلی
/
پنجمین کنفرانس بین المللی میکروالکترونیک ایران
یک مبدل آنالوگ به دیجیتال مبتنی بر مدولاتور سیگما دلتا برای کاربردهای مهندسی - پزشکی با ENOB = 13. 2 bits ، پهنای باند 10 kHz و توان مصرفی 16.9 µ W
نویسندگان :
علی صداقت
1
حسین پاک نیت
2
نوید یثربی
3
1- دانشگاه شیراز
2- دانشگاه شیراز
3- دانشگاه شیراز
کلمات کلیدی :
کوانتایزر مبتنی بر نوسان کننده (VCO)،مبدل آنالوگ به دیجیتال (ADC)،مدولاتور سیگما-دلتا پیوسته زمان (CT-ΣΔM)،انتگرال گیر Gm-C
چکیده :
مبدل های آنالوگ به دیجیتال (ADC) یکی از مهم ترین بخش ها در سیستم های حلقه بسته پزشکی کاشتنی محسوب می شوند. در مقاله پیش رو مبدل آنالوگ به دیجیتال مبتنی بر مدولاتور سیگما-دلتا پیوسته زمان (CT ΣΔM) با استفاده از کوانتایزر (quantizer) مبتنی بر نوسان کننده (VCO-Based quantizer) جهت ضبط سیگنال های پتانسیل عملکرد خارج سلولی (EAP) و سیگنال های پتانسیل میدانی موضعی (LFP) طراحی شده است. این کار علاوه بر کاهش توان مصرفی ساختار، سبب افزایش مقیاس پذیری ساختار در فناوری های ساخت متنوع نیز می شود. این ساختار با بهره گیری از ساز و کار جدیدی جهت راه اندازی نوسان کننده (VCO) ها، استفاده از حافظه موقت مبتنی بر تقویت کننده تشخیصی (SA-BUF) و نمونه بردار دو لبه داده D-FF توانسته با توان مصرف 16.9µW در پهنای باند 10kHz، به نسبت سیگنال به مجموع نویز و اعوجاج SNDR = 81.2dB برسد. نوآوری های فوق سبب افزایش مقدار بیشینه ولتاژ ورودی به 400 mVPP و محدوده دینامیکی به 88.9dB شده است. این ساختار در فناوری استاندارد 180 نانومتر پیاده سازی شده است و معیار شایستگی آن (Schreier FOM) FoMS = 168.91dB است.
لیست مقالات
لیست مقالات بایگانی شده
Reconfigurable 2.4GHz Low-Noise Amplifier with Switchable Gain States for Multi-Standard Wireless Receivers
Sajad Bazleh - Seyed Kian Mousavikia - Sedighe Babaei Sedaghat - Amir Fathi
Analytical Formulation of Lock Range and Jitter Transfer in Injection-Locked Relaxation Oscillators
Armin Eslami - Reza Navid
FPGA-Based CNN Accelerator with High Computing Resource Utilization
Raziyeh Foroumandi - Behbood Mashoufi - Amir Fathi
Numerical Assessment of Serpentine Microchip Capillary Electrophoresis Channels Over Straight Channels
Ehsan Nikkhah - Hadi Veladi - Abolghasem Jouyban
Frequency Response and Design Based on gm/ID of Amplifier in CNFET Technology
S. Mohammadali Zanjani - Mehdi Dolatshahi - Massoud Dousti - Zahra Alaie - Ata Jahangir Moshayedi - Arash Mehrabi
Design of a Synchronous and Asynchronous Up/Down Quaternary Counter Using 32nm-CNTFET Technology
Javad Javidan
A 12-bit, 100-MS/s Two-Channel Time-Interleaved SAR ADC with a Novel Offset Error Cancellation Method
Seyed Kian Mousavikia - Majid Vatan Parast Aghdami - Morteza Mousazadeh - Khayrollah Hadidi
High-Speed Approximate Addition with Half Adder-Based Multi-Stage Architecture
Haniyeh Bazleh - Hadiseh Babazadeh
Numerical analysis of studying the importance of choosing the right image reconstruction algorithms in tomography’s accuracy and processing time
Maryam Ahangar Darband - Esmaeil Najafiaghdam
Design and Simulation of a 2.4 GHz Class E Power Amplifier With High PAE and Linearity Improvement in 0.13μm CMOS Technology
Hamidreza Taghavi gharaghaji - Morteza Mojarad
بیشتر
ثمین همایش، سامانه مدیریت کنفرانس ها و جشنواره ها - نگارش 44.5.0