کنفرانس بین المللی میکروالکترونیک ایران

صفحه اصلی / هفتمین کنفرانس بین المللی میکروالکترونیک ایران

مدل‌سازی و ارزیابی ساختار DMG-FinFET با گیت دوگانه و هندسه نانومقیاس

نویسندگان :

بهاره میرزاپور شیراینی¹ محسن داوودی²

1- دانشگاه بین‌المللی امام خمینی (ره) 2- دانشگاه بین‌المللی امام خمینی (ره)

کلمات کلیدی :

بهینه‌سازی ترانزیستور،تابع‌کار دوگانه،ترارسانایی،شیب زیرآستانه،نسبت Ion/Ioff،هدایت خروجی (Gds)

چکیده :

در این مقاله، یک مدل نیمه‌تحلیلی بهبودیافته برای شبیه‌سازی عملکرد ترانزیستور DMG-FinFET در ابعاد نانومتری (گره فناوری ۱۰ نانومتر) توسعه داده شده است. مدل پیشنهادی مبتنی بر معادله رانش-پخش (Drift-Diffusion) بوده و تأثیر تابع‌کار ناهمگن دروازه‌های دوتایی (Dual Metal Gate) را در تحلیل رفتار زیرآستانه و ناحیه اشباع دستگاه لحاظ کرده است. با استفاده از تابع لجستیک، گذار پیوسته بین نواحی کاری مختلف حاصل شده است. شبیه‌سازی‌ها برای مقادیر مختلف ولتاژ درین (Vds) و گیت (Vg) انجام گرفته و ویژگی‌های انتقالی دستگاه شامل مشخصه‌های Id-Vg و Id-Vd استخراج شده‌اند. برای اعتبارسنجی، مقادیر جریان روشن (Ion) و خاموش (Ioff) با داده‌های منتشرشده در منابع معتبر مقایسه شده و ضرایب مقیاس‌دهی مناسب لحاظ گردیده است. همچنین، پارامترهایی نظیر نسبت Ion/Ioff، شیب زیرآستانه (SS)، بیشینه ترارسانایی (Gm_max) و بیشینه هدایتی خروجی (Gds_max) محاسبه و با مقادیر مرجع بررسی شده‌اند. نتایج نشان‌دهنده SS حدود ۷۵ mV/dec، Gm_max برابر ۰.۰۴۵ S و Gds_max در حدود ۰.۰۲۴ S هستند که دقت مدل پیشنهادی در پیش‌بینی عملکرد الکتریکی ترانزیستور را تأیید می‌کند.