کنفرانس بین المللی میکروالکترونیک ایران

صفحه اصلی / هفتمین کنفرانس بین المللی میکروالکترونیک ایران

یک موتور محاسباتی آنالوگ برای شبکه‌های عصبی کانولوشنال با بهره‌گیری از تکنیک Gm-Scaling

نویسندگان :

عرفان بستانچی¹ مرتضی موسی زاده²

1- دانشگاه ارومیه 2- دانشگاه ارومیه

کلمات کلیدی :

ترا رسانایی،شبکه های عصبی پیچشی،طراحی کم توان،محاسبات آنالوگ،محاسبات در حافظه

چکیده :

برای غلبه بر چالش‌های مصرف انرژی و تنگنای حافظه در شتاب‌دهنده‌های دیجیتال، طراحی موتورهای محاسباتی آنالوگ به عنوان یک راهکار انرژی-بهینه برای اجرای شبکه‌های عصبی (DNNs) مطرح شده است. این مقاله یک موتور محاسباتی آنالوگ برای لایه‌های کانولوشنال معرفی می‌کند که با بهره‌گیری از ترارسانایی (Gm) ترانزیستورهای ماسفت، عملیات ضرب و جمع (MAC) را مستقیماً در حوزه جریان پیاده‌سازی می‌کند. طرح پیشنهادی با استفاده از توپولوژی کاملاً دیفرانسیلی، نویز مد مشترک و عدم تطابق فرآیندی را به طور مؤثری حذف می‌کند. علاوه بر این، خطی‌بودن محاسبات، که یک چالش کلیدی در مدارهای آنالوگ است، از طریق تکنیک مقاومت سورس (source degeneration) و حذف اثر بدنه با ترانزیستورهای PMOS بهبود یافته است. نتایج شبیه‌سازی در تکنولوژی ۱۸۰ نانومتر CMOS نشان می‌دهد که سلول محاسباتی برای یک فیلتر ۲×۲، حداکثر خطای مطلق ۲ واحد (LSB) را داراست. این رویکرد با انجام محاسبات موازی و آنالوگ، ضمن کاهش چشمگیر مصرف انرژی، مسیری امیدوارکننده برای توسعه سخت‌افزارهای کم‌توان و بلادرنگ برای کاربردهای هوش مصنوعی در لبه (Edge AI) ارائه می‌دهد.