کنفرانس بین المللی میکروالکترونیک ایران

صفحه اصلی / هفتمین کنفرانس بین المللی میکروالکترونیک ایران

مراحل طراحی سیستماتیک یک Continuous Time Pipelined ADC

نویسندگان :

هادی نبی زاده¹ مرتضی موسی زاده²

1- دانشگاه ارومیه - دانشکده برق و کامپیوتر 2- دانشگاه ارومیه - دانشکده برق و کامپیوتر

کلمات کلیدی :

Continuous Time Pipelined ADC،فیلتر تقویت باقیمانده،sub ADC-DAC،فیلتر دیجیتال بازسازی،least square IIR filter

چکیده :

در این مقاله به طراحی سطح سیستمی(CTP ADC) Continuous Time Pipelined ADC با پهنای باند 100MHz و فرکانس نمونه برداری 800MS/s با میزان نسبت سیگنال به نویز و اعوجاج (SNDR) پیک 75-dB پرداخته شده است. المان های مهم هر طبقه پایپ لاین شامل المان تاخیر، فیلتر تقویت باقیمانده، مسیر sub ADC-DAC و فیلترهای دیجیتال مورد استفاده برای بازسازی سیگنال دیجیتال خروجی و تقلید مسیر آنالوگ متناظر می باشند. دقت فیلترهای دیجیتال به کار رفته نقش بسیار مهمی در میزان رزولوشن Continuous Time Pipelined ADC طراحی شده دارد. نتایج شبیه سازی ساختار طراحی شده نشان می دهد که فیلترهای دیجیتال بازسازی خروجی ADC از نوع 'least-squares' که از نوع فیلترهای IIR می باشند بهترین عملکرد را برای طراحی این ساختار داشته وبالاترین میزان SNDR را برای Continuous Time Pipelined ADC که منجر به بالاترین رزولوشن برای این نوع ADC می شود به دست می دهد. میزان OSR به کار برده شده در این طراحی برابر 4 می باشد که باعث ایجاد پهنای باند 100MHz در این نوع ساختار شده است.