آشنایی با معماری RISC-V

جلسه اول: معرفی معماری RISC-V و دلایل اهمیت آن

• - ظرفیت توسعه معماری و استفاده دلخواه از مجموعه دستورها (اشاره به برخی از مجموعه دستورها)
• - کامپایلر و پردازنده‌های منبع باز موجود
• - اهمیت پردازنده در محاسبات لبه و تحقیقات مرتبط با توسعه RISC-V

جلسه دوم: معرفی پردازنده منبع باز NeoRV32

• - معرفی اجزاء پردازنده (شامل مجموعه دستورهای پشتیبانی شده و سایر واحدها)
• - آشنایی با نحوه افزودن دستور سفارشی به پردازنده
• - اجرای برنامه با دستور سفارشی و مشاهده خروجی در محیط شبیه‌سازی
• - سنتز پردازنده در محیط Design Compiler
• - سنتز پردازنده در محیط Vivado

دکتر علی آذرپیوند فارغ التحصیل کارشناسی سخت افزار دانشگاه صنعتی شریف و کارشناسی ارشد و دکتری معماری سیستم‌های کامپیوتری از داشکده فنی دانشگاه تهران است. وی هم اکنون دانشیار گروه کامپیوتر دانشگاه زنجان و همکار دانشگاه صنعتی تالین به عنوان محقق ارشد می‌باشد و سابقه 6 دوره مدیریت انفورماتیک دانشگاه زنجان، 3 دوره مدریریت گروه کامپیوتر و یک دوره معونت پژوهشی دانشکده مهندسی را دارد و موسس و رییس مرکز تخصصی آپا دانشگاه زنجان می‌باشد. وی سابقه همکاری به عنوان طراح ارشد و مشاور طراحی سیستم‌های دیجیتال در شرکت‌های مختلف را دارد و هم‌بنیان گذار سه شرکت دانش بنیان در زمینه طراحی و توسعه سیستم‌های سخت افزاری و نرم‌افزاری بوده است. همچنین ایشان سابقه اانتخاب به عنوان محقق برتر دانشگاه زنجان در اجرای بیشترین طرح‌های پژوهشی خارج از دانشگاه و همچنین اجرای موثرترین طرح پژوهشی دانشگاه به انتخاب وزارت عتف را دارد. علایق پژوهشی ایشان شامل طراحی شتاب دهنده‌های کارآ برای شبکه‌های عصبی عمیق با ملاحظات فشرده‌سازی، قابلیت اطمینان و امنیت، امنیت سخت افزار و درستی زنجان در حوزه امنیت، محاسبات تقریبی و پردازشگرهای سفارشی شده برای سیستم‌های نهفته و کاربردهای لبه می‌باشد.

مهندس محمدمهدی چراغی دانش‌آموخته دوره لیسانس مهندسی مخابرات دانشگاه صنعتی اصفهان است. او مقطع کارشناسی ارشد را در رشته الکترونیک دیجیتال دانشگاه زنجان طی کرده است. موضوع پایان‌نامه او، اجرای بهینه شبکه عصبی بر روی پردازنده RISC-V بوده است. از نظر او، بخشی از مسیر آینده شبکه عصبی به پیاده‌سازی آن بر روی میکروکنترلرها و پردازنده‌های نهان اختصاص دارد. با این حال، محدودیت‌های این پردازنده‌ها، لزوم بازنگری در روش‌های نرم‌افزاری و سخت‌افزاری پردازش شبکه عصبی را برجسته می‌کند. در این میان، پیدایش معماری RISC-V و پردازنده‌‌های منبع باز آن، فرصت مناسبی را برای آزمودن ایده‌های مختلف به روی علاقمندان این حوزه گشوده است.

مدلسازی افزاره های توان بالای GaN-HEMT جهت استفاده در طراحی و شبیه سازی مدار

ترانزیستورهای High Electron Mobility Transistor (HEMT) یکی از انواع ترانزیستورهای خانواده FET می باشد که در طول چند دهه گذشته اهمیت خاصی پیدا کرده اند. مهمترین ویژگی این ترانزیستورها قابلیت کار در فرکانس های باند میکروویو می باشد. ترانزیستورهای GaN-HEMT گروهی از ترانزیستور خانواده HEMT است که در دو دهه گذشته بصورت منحصر به فرد و بدون رقیب در کاربردهای توان بالای فرکانس بالا تا فرکانس نزدیک 20 GHz مطرح شده است. در سالیان اخیر این ترانزیستورها جهت کاربرد در مدارهای مبدلهای انرژی و اینورترها مورد توجه قرار گرفته اند و ترانزیستوهای Normally-off GaN HEMT توسعه پیدا کرده اند. این ترانزیستورها در مقایسه با افزاره های مرسوم MOS دارای سرعت کلیدزنی بسیار بالاتری هستند.
یکی از موضوعات بسیار مهم در کاربرد این ترانزیستورها، داشتن مدل مداری مناسب جهت استفاده در شبیه سازهای مداری می باشد. این موضوع از سالیان گذشته مورد توجه خاص بوده است و علاوه بر شرکتهای تولید کننده این قطعات، برخی شرکتها نیز بصورت خاص و تجاری در حوزه مدلسازی این افزاره ها وارد شده اند. با این حال، هنوز مقوله مدلسازی دقیق این افزاره ها، بخصوص در مورد افزاره های دارای ساختار و یا کاربرد خاص یک مسئله تحقیقاتی مهم به شمار می رود. در این کارگاه به موضوع مدلسازی این نوع ترانزیستورها پرداخته خواهد شد. اهم موضواع کارگاه عبارتند از:

• - معرفی کلی ترانزیستورهای GaN-HEMT ، اهمیت و کاربرد آنها
• - کاربرد در مدارهای فرکانس بالا
• - کاربرد در مدارهای الکترونیک صنعتی
• - مبانی فیزیکی ترانزیستورهای GaN-HEMT
• - فرآیند ساخت ترانزیستورهای GaN-HEMT
• - رویکردهای مدلسازی و نکات خاص مربوطه
• - بررسی مدلهای صنعتی موجود برای ترانزیستورهای GaN-HEMT
• - فرآیند استخراج پارامترهای مدل هسته (Intrinsic) ترانزیستور
• - مدلسازی اثرات پارازیتیک و خارجی (Extrinsic) در ساختار ترانزیستور
• - تحلیل ریاضی و شبیه سازی میدانی اثرات Extrinsic و فرآیند استخراج پارامترهای مدل Extrinsic
• - معرفی اثرات دمایی دما و مدلسازی آن
• - مدارهای مجتمع GaN-HEMT و بسته های طراحی (Design Kit)

دکتر جواد یاوندحسنی فارغ‌التحصیل مقطع دکتری در رشته الکترونیک از دانشگاه تهران و همچنین فارغ‌التحصیل مقطع دکتری در رشته High Frequency and Optic از دانشگاه Joseph Fourier فرانسه (فرانسه، شهر گرونوبل) می باشد. تحقیقات ایشان در دوران تحصیل دکتری متمرکز در حوزه طراحی مدارهای مجتمع فرکانس بالا بوده است. در این دوره او طراحی فرستنده و گیرنده برای پروژه ملی SMAT DUST‌ در کشور فرانسه را در تکنولوژی CMOS-90nm شرکت STMicroelectronics به انجام رساند و موفق شد یکی از اولین IC های باند موج میلیمتری را در سال 2005 در این تکنولوژی طراحی و اندازه گیری نماید.
دکتر یاوندحسنی هم اکنون عضو هیئت علمی دانشگاه علم و صنعت ایران است و در زمینه های متعددی از جمله طراحی مدارهای مجتمع باند میکروویو و باند میلیمتری (MMIC) ، مدلسازی افزاره های نیمه هادی فرکانس بالا، فناوری ساخت افزاره های نیمه هادی، طراحی و ساخت افزاره های MEMS فرکانس بالا و طراحی و ساخت سیستمهای فرکانس بالا مشغول به آموزش، تحقیق و فعالیتهای صنعتی می باشد.

مراحل انتقال کد سخت افزاری قابل پیاده‌سازی به محیط جانمایی آنالوگ نرم‌افزار Cadence

در این کارگاه، مسیر تبدیل کد توصیف سخت افزاری قابل پیاده سازی، به فایل GSDII و همچنین انتقال آن به محیط جانمایی آنالوگ، با استفاده از نرم افزارهای شرکت  Synopsys و Cadence شرح داده خواهد شد. برای تبدیل کد سخت افزاری به توصیف سطح گیت از نرم افزار  Synopsys Design Compiler استفاده می شود. مراحل جانمایی دیجیتال در نرم افزار Cadence ‌Innovus انجام خواهد شد. در این کارگاه یاد خواهیم گرفت که چگونه فایل GSDII تولید شده در مراحل دیجیتال را به نرم افزار  Cadence Virtuoso انتقال داده و در آن محیط با استفاده از نرم افزار  Calibre مراحل تایید جانمایی اعم از DRC،  LVS و PEX را انجام دهیم. این کارگاه  میتواند برای کسانی که علاقه مند به طراحی مدار مجتمع ترکیبی ) آنالوگ-دیجیتال( هستند، مفید باشد.

دکتر اسمعیل محمدی فارغ التحصیل دکتری رشته مهندسی برق-الکترونیک از دانشگاه تبریز است. موضوع پایان‌نامه او در مقطع دکتری و کارشناسی‌ارشد به ترتیب، طراحی سنتزکننده فرکانس کسری برای استاندارد BLE و طراحی تقویت کم‌نویز با خطینگی بالا برای استانداردهای پهن‌باند بود. فعالیت در زمینه طراحی مدارهای مجتمع گیرنده-فرستنده و همچنین طراحی مدارهای ترکیبی (آنالوگ-دیجیتال) از علاقه‌مندی‌های او می‌باشد.

 آشنایی با آنالیزهای PSS/Pnoise & Transient Noise و کتابخانه های مختلف در طراحی IC

آنالیز Jitter یک پارامتر کلیدی  در سیستم هایی که رفتار متناوب با رعایت زمان بندی دارند، می باشد. رفتارهای متفاوت از Jitter  میتواند آمارهای متفاوتی از مشاهدات را در یک سیستم پریودیک بوجود می آورد. تغییر در تاخیر بین یک رویداد تحریک کننده و یک رویداد پاسخ دهنده به Edge-to-Edge Timing Jitter   یا اصطلاحا Jee Measurement  یا Aperture Jitter  شناخته می شود.

در این کارگاه، نحوه اندازه گیری Jee را با استفاده از آنالیزهای Pnoise  و  Tran noise نشان می دهد.  تنظیمات تست با استفاده از یک ماژول مقایسه گر veriloga ارایه می شود. در ابتدا یک شبیه سازی PSS/Pnoise برای تعیین مقدار Jee انجام میشود، سپس، یک شبیه سازی نویز گذرا (Tran Noise) تنظیم میشود و مقدار Jitter از این شبیه سازی نیز محاسبه میشود. در نهایت مقایسه ای بین Jee و Jitter صورت خواهد گرفت.

مهندس مرتضی مهدی ساسان مدرک کارشناسی خود را در رشته مهندسی برق از دانشگاه صنعتی شیراز، شیراز، ایران، در سال ۱۳۸۷ و مدرک کارشناسی ارشد را در رشته مهندسی برق- الکترونیک از دانشگاه صنعتی سهند ، در سال ۱۳۹۰ دریافت کرد. در حال حاضر وی در حال گذراندن دوره دکتری در آزمایشگاه میکرو الکترونیک دانشگاه صنعتی سهند می باشد.
از سال ۱۳۹۰ تا ۱۳۹۶ ایشان به عنوان مهندس طراحی مدار مجتمع و هماهنگ کننده خروجی در فناوری‌های CMOS 180 و 65 نانومتری، به مرکز طراحی مدارهای مجتمع دانشگاه صنعتی شریف پیوست.
زمینه‌های تحقیقاتی وی بر روی مدارهای مجتمع آنالوگ و سیگنال ترکیبی و سیستم‌های مرتبط با کاربردهای پزشکی متمرکز است.

Integration of 6G and AI on the horizon

In this workshop we will cover key ideas in novel mobile networks, starting from 4G to upcoming 6G networks from a system view perspective. After reviewing the current status of mobile networks from operators and vendors perspectives , our main focus will be on innovative ideas appearing in 6G such as Joint Communication and Sensing, Intelligent Reflecting Surfaces and Large Language Models. As we will see, the 6G standard is fully integrated with advanced AI capabilities and a complete two-sided AI-6G relationship is evident in this new vision. Ideas such as use of Private Networks, Mobile Edge Computing, and Automation are also briefly overviewed given the time available.

Babak Hossein Khalaj received his B.Sc. degree in Electrical Engineering from Sharif University of Technology, Tehran, Iran,
in 1989, and M.Sc. and Ph.D. degrees in Electrical Engineering from Stanford University, Stanford, CA, USA, in 1993 and 1996, respectively. He has been with the pioneering team at Stanford University, where he was involved in adoption of multiantenna arrays in mobile networks and signal processing for automatic IC inspection. Since 1999, he has been a Senior Consultant in the areas of data communications and bio-signal processing. He has coauthored many papers in signal processing and digital communications and holds four U.S. patents. From 2006 to 2007, he has been a Visiting Professor with CEIT, San Sebastian, Spain. He was the recipient of the Alexander von Humboldt Fellowship from 2007 to 2008 and Nokia Visiting Professor Scholarship in 2018. He is currently the Head of Electrical Engineering Department and Director of Sharif Data Science Center as part of the Institute for Convergent Science and Technologies, working on different aspects of data science from both foundations side to application areas such as health and communications.